-
Fuente de Alimentación:
-
VDD: 1.2V Típico
-
VDDQ: 1.2V Típico
-
VPP: 2.5V Típico
-
VDDSPD: 2.2V a 3.6V
-
Terminación interna nominal y dinámica (ODT) para señales de datos, estroboscópicas y de máscara.
-
Auto-refresh de bajo consumo (LPASR).
-
Inversión de bus de datos (DBI) para el bus de datos.
-
Generación y calibración de VREFDQ en el chip.
-
Dual-rank.
-
EEPROM de detección de presencia en serie (SPD) I2C a bordo.
-
Arquitectura Interna: 16 bancos internos (4 grupos de 4 bancos cada uno).
-
Modo de Ráfaga: Rebanada fija de ráfaga (BC) de 4 y longitud de ráfaga (BL) de 8 a través del conjunto de registro de modo (MRS).
-
BC4 o BL8 seleccionables sobre la marcha (OTF).
-
Topología: Fly-by.
-
Bus de comandos y direcciones terminados.
-
PCB: Altura 1.18” (30.00mm).
-
Conformidad: Cumple con RoHS y libre de halógenos.